Jedna maszyna kosztuje nawet około 400 milionów dolarów, waży dziesiątki ton i należy do najbardziej skomplikowanych urządzeń skonstruowanych przez człowieka. Mimo astronomicznej ceny najwięksi producenci półprzewodników coraz wyraźniej przygotowują się do wykorzystania systemów High-NA EUV firmy ASML. Technologia ma umożliwić wykonywanie jeszcze mniejszych elementów układów scalonych przy mniejszej liczbie etapów litografii, co będzie miało znaczenie dla kolejnych generacji procesorów, pamięci i akceleratorów AI. Intel już wykorzystuje High-NA EUV na wybranych warstwach produkowanych procesorów Panther Lake i poinformował o przetworzeniu ponad miliona wafli z wykorzystaniem tej technologii. Samsung zapowiada High-NA w masowej produkcji przyszłych pamięci DRAM od 2028 roku, TSMC prowadzi własne prace badawcze, a imec uruchamia najnowszy system EXE:5200 jako platformę rozwojową dla całego ekosystemu. Po latach pytań o opłacalność High-NA EUV branża coraz wyraźniej traktuje ją jako jedno z podstawowych narzędzi dalszego skalowania chipów.

Co to jest High-NA EUV i czym różni się od obecnej litografii EUV?

High-NA EUV jest kolejną generacją litografii ekstremalnego ultrafioletu wykorzystywanej do nanoszenia niezwykle małych wzorów na wafle krzemowe. Obecne systemy EUV z rodziny ASML NXE wykorzystują optykę o aperturze numerycznej 0,33. Nowa platforma EXE zwiększa ją do 0,55, stąd określenie High Numerical Aperture, czyli High-NA. Większa apertura pozwala uzyskać wyższą rozdzielczość bez konieczności zmiany długości fali światła EUV. System EXE:5000 osiąga rozdzielczość 8 nm, a według ASML umożliwia drukowanie w pojedynczej ekspozycji elementów około 1,7 raza mniejszych niż dotychczasowa platforma NXE. W idealnych warunkach przekłada się to na możliwość uzyskania około 2,9 raza większej gęstości wzorów. Nie oznacza to oczywiście automatycznie niemal trzykrotnego wzrostu liczby tranzystorów w każdym procesorze, ponieważ rzeczywista konstrukcja układu zależy także od tranzystorów, połączeń, bibliotek projektowych i wielu innych elementów procesu.

Najważniejsza różnica może ujawnić się nie tylko w rozmiarze struktur, lecz również w liczbie operacji potrzebnych do ich wykonania. Gdy wzór jest zbyt drobny dla jednej ekspozycji obecnym systemem, producent może stosować wielokrotne patterning, czyli dzielić tworzenie jednej warstwy na kilka ekspozycji i dodatkowych etapów technologicznych. Każdy z nich zwiększa czas produkcji, koszty oraz ryzyko powstania błędu pozycjonowania. Wyższa rozdzielczość High-NA pozwala część takich struktur wykonać podczas jednej ekspozycji. ASML wskazuje również na około 40% wyższy kontrast obrazowania względem systemów NXE. W praktyce właśnie uproszczenie najbardziej skomplikowanych warstw może być jednym z głównych ekonomicznych argumentów za maszyną kosztującą setki milionów dolarów. Wyższa cena skanera nie oznacza więc automatycznie wyższego kosztu pojedynczego chipu, jeśli pozwala wyeliminować kilka innych etapów procesu.

Dlaczego maszyna High-NA EUV firmy ASML może kosztować nawet 400 milionów dolarów?

High-NA EUV nie jest klasyczną maszyną drukującą zmniejszony obraz maski na krzemie. Wewnątrz urządzenia trzeba najpierw wytworzyć światło EUV o długości fali około 13,5 nm, następnie prowadzić je przez niezwykle precyzyjny system optyczny i naświetlać wafer poruszający się z bardzo dużą prędkością. Zwykłe soczewki nie mogą być stosowane, ponieważ materiały pochłaniają promieniowanie EUV. Zamiast nich wykorzystywane są wielowarstwowe lustra pracujące w próżni. ASML podaje, że ich powierzchnia musi być wypolerowana z dokładnością mniejszą niż grubość pojedynczego atomu. W przypadku High-NA potrzebna była jeszcze większa i całkowicie nowa optyka opracowywana wspólnie z ZEISS. System musi jednocześnie kontrolować pozycję maski i wafla z dokładnością liczonych w nanometrach, kompensować minimalne rozszerzenia termiczne oraz powtarzać ten proces dziesiątki lub setki razy na godzinę.

Cena do około 400 mln dolarów obejmuje więc urządzenie będące w praktyce zintegrowanym kompleksem źródła światła, optyki, systemów próżniowych, mechaniki, metrologii i oprogramowania. Reuters opisuje najnowsze systemy High-NA jako maszyny kosztujące nawet około 400 mln dolarów, podczas gdy wcześniejsze urządzenia EUV znajdują się zwykle na wyraźnie niższym poziomie cenowym. Skala inwestycji nie kończy się przy zakupie samego skanera. Fabryka musi przygotować odpowiednią infrastrukturę, systemy transportowania wafli, maski, materiały światłoczułe, metrologię i urządzenia do kolejnych etapów obróbki. Dlatego przejście na High-NA jest decyzją inwestycyjną podejmowaną z kilkuletnim wyprzedzeniem. Jeden skaner nie tworzy nowej generacji technologii samodzielnie - wokół niego musi powstać cały ekosystem procesu produkcyjnego.

Dlaczego Intel jako pierwszy zdecydował się wykorzystać High-NA EUV w produkcji procesorów?

Intel rozpoczął inwestycje w High-NA wcześniej niż najwięksi konkurenci i w 2024 roku jako pierwszy producent zintegrował komercyjny system High-NA EUV w swoim centrum badawczo-rozwojowym w Oregonie. Kolejnym krokiem było przyjęcie drugiej generacji skanera TWINSCAN EXE:5200B. W 2026 roku współpraca z ASML przeszła z etapu eksperymentalnego do rzeczywistej produkcji. Intel wykorzystuje High-NA na wybranych warstwach części procesorów Core Ultra Series 3 o nazwie kodowej Panther Lake produkowanych w technologii Intel 18A. ASML informował w lipcu, że produkty te są wysyłane klientom, a uzyski produkcyjne warstw wykonywanych z wykorzystaniem High-NA zostały doprowadzone do poziomu odpowiadającego procesowi opartemu na dotychczasowej platformie NXE. To pierwszy przypadek zastosowania High-NA EUV w wysyłanym na rynek logicznym układzie produkowanym seryjnie.

We wrześniu Intel i ASML poinformowały o przekroczeniu kolejnego symbolicznego poziomu - przez systemy High-NA pracujące u Intela przeszło już ponad milion 300-milimetrowych wafli. Liczba obejmuje certyfikację sprzętu, badania, rozwój procesu oraz produkcję wybranych warstw Panther Lake, więc nie należy jej interpretować jako miliona wafli wyłącznie z komercyjnymi procesorami. Znaczenie tego wyniku polega przede wszystkim na zgromadzeniu ogromnej ilości danych potrzebnych do dopracowania technologii. Intel projektuje także proces 14A z myślą o możliwym szerokim zastosowaniu High-NA. Firma zaznacza jednak w dokumentach finansowych, że ekonomiczny sukces 14A będzie zależał od pozyskania odpowiednio dużych klientów zewnętrznych. Technologia może być przełomowa, ale inwestycje liczone w miliardach dolarów muszą zostać rozłożone na odpowiednio dużą liczbę produkowanych wafli.

Kiedy TSMC, Samsung i SK Hynix zaczną wykorzystywać High-NA EUV na dużą skalę?

Przez długi czas właśnie postawa TSMC była jednym z głównych znaków zapytania dotyczących tempa popularyzacji High-NA. Największy producent kontraktowy chipów podchodził do technologii ostrożniej niż Intel, ponieważ dotychczasowe EUV oraz coraz bardziej zaawansowane techniki wielokrotnego patterningu pozwalały mu kontynuować rozwój procesu bez natychmiastowego zakupu dużej liczby niezwykle drogich skanerów EXE. Sytuacja stopniowo się zmienia. TSMC potwierdziło w 2026 roku, że posiada sprzęt High-NA i prowadzi z jego wykorzystaniem prace badawczo-rozwojowe. Najnowsze informacje branżowe wskazują, że TSMC, Samsung, SK Hynix i Intel coraz szerzej przygotowują się do wykorzystania technologii, przy czym u większości firm poza Intelem znacząca produkcja ma być widoczna od około 2028 roku.

Najbardziej konkretną deklarację przedstawił Samsung. Firma poinformowała we wrześniu 2026 roku, że planuje wykorzystać High-NA EUV w masowej produkcji przyszłych pamięci DRAM od 2028 roku. Dla producentów pamięci argument ekonomiczny może być szczególnie silny, ponieważ ogromne wolumeny oraz regularnie powtarzające się struktury mogą pozwolić szybciej wykorzystać przewagę pojedynczej ekspozycji nad coraz bardziej złożonym multipatterningiem. Samsung dołączył także do inicjatywy opracowania większych, 12-calowych fotomasek dla przyszłych generacji High-NA. Mają one pomóc zwiększyć produktywność procesu i ograniczyć problemy wynikające z mniejszego pola ekspozycji obecnych systemów EXE. Oznacza to, że branża nie przygotowuje już tylko samego skanera - zaczyna przebudowywać otaczającą go infrastrukturę z myślą o wielkoseryjnej produkcji.

Dlaczego High-NA EUV będzie potrzebne przy procesach 2 nm i mniejszych?

Określenia takie jak 2 nm, 18A czy 14A nie opisują dziś bezpośrednio jednego fizycznego wymiaru tranzystora. Są nazwami kolejnych generacji technologicznych obejmujących wiele parametrów jednocześnie. Kierunek pozostaje jednak ten sam: producenci chcą zmieszczać więcej tranzystorów na określonej powierzchni, zmniejszać odległości pomiędzy połączeniami i poprawiać stosunek wydajności do zużycia energii. Im mniejsze stają się struktury, tym trudniej odwzorować je przy użyciu systemów EUV o aperturze 0,33. Można nadal stosować dodatkowe ekspozycje, ale złożoność procesu zaczyna gwałtownie rosnąć. High-NA z aperturą 0,55 i rozdzielczością 8 nm daje możliwość wykonania drobniejszych struktur podczas pojedynczej ekspozycji, przesuwając moment, w którym kolejne warstwy zaczęłyby wymagać bardzo kosztownego multipatterningu.

Nie należy jednak oczekiwać, że High-NA natychmiast zastąpi wszystkie obecne maszyny EUV. W fabryce różnych warstw jednego procesora może powstawać przy użyciu zupełnie różnych technologii litograficznych. Najdroższe skanery trafiają przede wszystkim do struktur, których nie da się ekonomicznie wykonać starszą techniką. Mniej wymagające warstwy nadal mogą być produkowane za pomocą obecnych systemów EUV NXE, a jeszcze inne za pomocą znacznie starszej litografii DUV. Nawet Intel w Panther Lake wykorzystuje High-NA tylko na wybranych warstwach. Wprowadzenie nowej generacji litografii przypomina więc dokładanie kolejnego, wyjątkowo precyzyjnego narzędzia do fabryki, a nie całkowitą wymianę wszystkich urządzeń. To także jeden z powodów, dla których pełna ekspansja High-NA może rozciągnąć się na wiele lat.

Jakie problemy techniczne musi rozwiązać branża przed masowym wdrożeniem High-NA EUV?

Zwiększenie apertury numerycznej rozwiązuje problem rozdzielczości, ale jednocześnie tworzy nowe wyzwania. Jednym z nich jest mniejsza głębia ostrości. Im bardziej precyzyjne staje się obrazowanie, tym dokładniej trzeba kontrolować płaskość wafla, grubość warstw i położenie powierzchni względem układu optycznego. High-NA wykorzystuje również optykę anamorficzną, czyli obraz jest zmniejszany inaczej w dwóch kierunkach. Takie rozwiązanie pozwoliło zastosować większe lustra bez konieczności natychmiastowego porzucenia obecnego formatu masek, ale skutkiem jest zmniejszenie pola pojedynczej ekspozycji o połowę względem platformy NXE. Dla dużych układów może to oznaczać konieczność łączenia, czyli stitchingu, fragmentów wzoru. Każde takie połączenie musi być wykonane z ekstremalną dokładnością, ponieważ nawet bardzo niewielkie przesunięcie może prowadzić do wad gotowego układu.

Drugim problemem jest cały materiałowy ekosystem otaczający litografię. Potrzebne są nowe lub ulepszone fotorezysty, warstwy podkładowe, maski, systemy inspekcji, techniki trawienia oraz algorytmy korygowania wzorów. Im mniejsze elementy są drukowane, tym większego znaczenia nabierają zjawiska statystyczne: pojedyncze fotony, niewielkie różnice składu materiału czy mikroskopijne odchylenia mogą prowadzić do defektów. Dlatego imec i ASML stworzyły wspólne laboratorium, do którego dostęp otrzymują producenci układów, materiałów i wyposażenia. W marcu 2026 roku imec odebrał system EXE:5200 do swojej linii pilotażowej w Leuven. Ma on pozwolić partnerom przygotować procesy dla układów logicznych poniżej 2 nm oraz przyszłych pamięci zanim kosztowne maszyny zaczną pracować na znacznie większą skalę w komercyjnych fabrykach.

Czy maszyna za 400 milionów dolarów może faktycznie obniżyć koszt produkcji procesora?

Na pierwszy rzut oka brzmi to paradoksalnie. Skaner kosztujący tyle co kilka nowoczesnych samolotów pasażerskich powinien przecież drastycznie zwiększać koszt produkcji. W półprzewodnikach liczy się jednak nie tylko cena pojedynczej maszyny, lecz koszt wykonania poprawnego wafla. Jeżeli starsza litografia wymaga dwóch ekspozycji, dodatkowych masek, trawienia, osadzania materiału i kontroli pomiędzy poszczególnymi etapami, cały proces może być droższy i trwać znacznie dłużej niż pojedyncza ekspozycja High-NA. Każdy dodatkowy etap jest też okazją do powstania defektu. ASML przedstawia więc High-NA nie tylko jako narzędzie do osiągania mniejszych wymiarów, lecz również jako sposób na ograniczenie liczby najbardziej skomplikowanych operacji produkcyjnych. Intel już wcześniej informował, że w jednym z testowanych zastosowań przejście na High-NA pozwoliło zmniejszyć liczbę kroków procesu z ponad 40 do mniej niż 10.

Warunek jest jeden - maszyna musi być bardzo intensywnie wykorzystywana. Fabryka przetwarzająca stosunkowo niewiele wafli może nigdy nie odzyskać ogromnej inwestycji. Dlatego ekonomika High-NA zależy nie tylko od technologii, lecz także od skali produkcji, wydajności skanera, jego dostępności technicznej oraz uzysku gotowych chipów. Właśnie z tego powodu TSMC przez długi czas mogło pozwolić sobie na bardziej zachowawcze podejście, a Intel traktował wcześniejsze wdrożenie jako sposób na odzyskanie przewagi technologicznej. Kolejne generacje systemu EXE mają zwiększać produktywność. Model EXE:5200B otrzymał mocniejsze źródło EUV oraz poprawioną optykę, co pozwala szybciej naświetlać wafle i poprawia parametry pozycjonowania kolejnych warstw. Ostateczna konkurencja rozegra się więc nie o to, kto posiada najdroższą maszynę, ale kto potrafi z jej pomocą tanio i powtarzalnie produkować miliardy działających tranzystorów.

Dlaczego boom na sztuczną inteligencję przyspiesza inwestycje w High-NA EUV?

Rozwój generatywnej AI gwałtownie zwiększył zapotrzebowanie na najbardziej zaawansowane procesory i pamięci. Akceleratory wykorzystywane do trenowania oraz obsługi modeli potrzebują ogromnej liczby tranzystorów, wysokiej przepustowości pamięci i przede wszystkim coraz lepszej efektywności energetycznej. Samo dokładanie kolejnych układów do centrum danych ma fizyczne ograniczenia, ponieważ rośnie zapotrzebowanie na energię oraz systemy chłodzenia. Zmniejszenie struktur półprzewodnikowych nadal pozostaje jednym z najważniejszych sposobów uzyskania większej liczby operacji przy określonym poborze mocy. Dlatego fala inwestycji w centra danych przekłada się nie tylko na zamówienia dla Nvidii, AMD czy producentów pamięci, lecz również na wydatki fabryk półprzewodników na maszyny potrzebne do produkcji kolejnych generacji tych układów.

High-NA nie rozwiąże samodzielnie wszystkich ograniczeń współczesnych chipów. Równie ważne stają się tranzystory Gate-All-Around, zasilanie od tylnej strony wafla, układanie chipów w stosy, zaawansowane opakowania oraz pamięci HBM. Wszystkie te technologie będą jednak rozwijane równolegle. High-NA ma pozwolić utrzymać skalowanie najbardziej krytycznych warstw również wtedy, gdy możliwości obecnej litografii EUV zaczną wymagać coraz bardziej skomplikowanych obejść. Jeszcze niedawno branża zastanawiała się, czy urządzenia kosztujące około 400 mln dolarów znajdą wystarczająco szerokie zastosowanie. We wrześniu 2026 roku pytanie coraz częściej brzmi już inaczej: jak szybko producenci będą w stanie zbudować wokół nich opłacalny proces masowej produkcji. Intel wykonał pierwszy krok, Samsung deklaruje wejście do produkcji DRAM w 2028 roku, TSMC prowadzi rozwój technologii, a wspólna infrastruktura ASML i imec przygotowuje następne generacje procesów. High-NA EUV przestaje więc być laboratoryjną wizją i stopniowo staje się jednym z fundamentów ery angstromowej.